(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-63227

(43)公開日 平成10年(1998) 3月6日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ		;	技術表示箇所
G 0 9 G	3/32		4237-5H	G 0 9 G	3/32		
G09F	9/33			G09F	9/33	M	
G 0 9 G	3/20		4237 – 5H	G 0 9 G	3/20	·. · J	


		來簡查審	未請求 請求項の数3 FD (全 11 頁)
(21)出願番号	特願平9-148531	(71) 出願人	390009597 モトローラ・インコーポレイテッド
(22)出顧日	平成9年(1997)5月22日		MOTOROLA INCORPORAT
(31)優先権主張番号	08/652, 075		アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1996年 5 月23日		イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国(US)	(72) 発明者	ロン・ティン・ファン アメリカ合衆国アリゾナ州85233、ギルバ ート、ウエスト・チルトン・アベニュー 1302
		(74)代理人	弁理士 池内 義明
			最終頁に続く

(54) 【発明の名称】 モノリシック集積LEDアレイを走査するための駆動装置および方法

(57)【要約】

【課題】 表示装置のデータドライバおよび入出力端子 の数を低減しかつ回路構成を簡略化する。

【解決手段】 複数の発光装置70を含むマトリクス1 1は複数行14の第1のコンタクトおよび複数コラム1 3の第2のコンタクトに編成される。ロー/コラムデコ ードスイッチ15, 12は各々ある数の個々のロー/コ ラム14,13にかつある数のロー/コラムアドレス線 $B_0 \sim B_1$, $A_0 \sim A_1$ に結合されアドレスされた1つ を選択し、かつ個々のロー/コラムデータリードRo~ R35, Co~C59に結合されてロー/コラムデコー ドスイッチ15, 12を選択する。プログラマブル電源 54はコラムデータリードCo~C59によってコラム デコードスイッチ12に結合されかつプログラマブル電 流シンク64はローデータリードR0~R35によって ローデコードスイッチ15に結合される。



【特許請求の範囲】

【請求項1】 発光装置のマトリクスおよび駆動装置であって、

各々第1のコンタクトおよび第2のコンタクトを有する 複数の発光装置(70)を含むマトリクス(11)であって、前記第1のコンタクトは前記第1のコンタクトの 複数のロー(14)へと編成されかつ前記第2のコンタ クトは前記第2のコンタクトの複数のコラム(13)へ と編成されているもの、

複数のローデコードスイッチ (15) であって、各々の ローデコードスイッチ (15) は前記複数のロー (1 4) の第1のコンタクトの内のある数の個々のロー (1

4) に結合されているもの、

複数のローアドレス線($B_0 \sim B_1$)であって、各々前記複数のローデコードスイッチ(15)の各々に結合され前記複数のローデコードスイッチ(15)の各々に結合された前記数の個々のロー(14)の内のアドレスされた1つを選択するもの、

複数のローデータリード($R_0 \sim R_{35}$)であって、各々1つの関連するローデータリードが各々1つのローデ 20コードスイッチ(15)に結合され活性化信号が関連するローデータリード($R_0 \sim R_{34}$)に供給されたときにローデコードスイッチ(15)を選択するもの、複数のコラムデコードスイッチ(12)であって、各々のコラムデコードスイッチ(12)であって、各々のコラムデコードスイッチ(12)は前記複数のコラム(13)の第2のコンタクトの内のある数の個々のコラム(13)に結合された電流伝達端子を有するもの、各々前記複数のコラムデコードスイッチ(12)に結合されて前記複数のコラムデコードスイッチ(12)の各々に結合された前記数の個々のコラム(13)の内のア 30ドレスされた1つを選択する複数のコラムアドレス線

 $(A_0 \sim A_1)$ 、そして複数のコラムデータリード($C_0 \sim C_{5,9}$)であって、各々1つの関連するコラムデータリードが前記コラムデコードスイッチ(12)の各々の1つに結合され活性化信号が関連するコラムデータリード($C_0 \sim C_{5,9}$)に供給されたときにコラムデコードスイッチ(12)を選択するもの、

を具備することを特徴とする発光装置のマトリクスおよび駆動装置。

【請求項2】 発光装置のマトリクスおよび駆動装置であって、

基板 (10)、

前記基板 (10) 上に配置されかつ複数の発光装置 (70) を含むマトリクス (11) であって、各々の発光装置 (70) は第1のコンタクトおよび第2のコンタクトを有し、前記第1のコンタクトは複数行 (14) の第1のコンタクトに編成されかつ前記第2のコンタクトは複数コラム (13) の第2のコンタクトに編成されているもの、

前記基板(10)上に配置された複数のローデコードス 50

イッチ (15) であって、各々のローデコードスイッチ (15) は前記第1のコンタクトの複数のロー (14) の内のある数の個々のロー (14) に結合された電流伝達端子を有するもの、

前記基板(10)上に規定されかつ各々前記複数のロー

デコードスイッチ (15) の各々に結合されて前記複数のローデコードスイッチ (15) の各々に結合された前記数の個々のロー (14) の内のアドレスされた1つを選択するための複数のローアドレス線 (B0 - B1)、前記基板上に規定された複数のローデータリード (R0 - R35) であって、各々1つの関連するローデータリード (R0 - R35) は前記ローデコードスイッチ (15) の各々1つに結合され活性化信号が関連するローデータリード (R0 - R35) に供給されたときにローデコードスイッチ (15) を選択するもの、

前記基板 (10) 上に配置された複数のコラムデコードスイッチ (12) であって、各々のコラムデコードスイッチ (12) は前記第2のコンタクトの前記複数のコラム (13) の内のある数の個々のコラム (13) に結合された電流伝達端子を有するもの、

前記基板 (10) 上に規定されかつ各々前記複数のコラムデコードスイッチ (12) に結合され前記複数のコラムデコードスイッチ (12) の各々に結合された前記数の個々のコラム (13) の内のアドレスされた1つを選択するための複数のコラムアドレス線 ($A_0 \sim A_1$)、そして前記基板上に規定された複数のコラムデータリード ($C_0 \sim C_5$ 9) であって、各々1つの関連するコラムデータリード ($C_0 \sim C_5$ 9) は前記コラムデコードスイッチ (12) の各々1つに結合され活性化信号が関連するコラムデータリード ($C_0 \sim C_5$ 9) に供給されたときコラムデコードスイッチ (12) を選択するもの、

を具備することを特徴とする発光装置のマトリクスおよび駆動装置。

【請求項3】 発光装置のマトリクスをアドレスする方法であって、

複数の発光装置 (70) を含むマトリクス (11) を提供する段階であって、各々の発光装置 (70) は第1のコンタクトおよび第2のコンタクトを有し、前記第1のコンタクトは複数のロー (14) の第1のコンタクトに編成されかつ前記第2のコンタクトは複数のコラム (13) の第2のコンタクトに編成されているもの、

複数のローデコードスイッチ (15) を提供する段階であって、各々のローデコードスイッチは $R_0 \sim R_n$ のリードの内の1つに結合されて活性化信号が前記 $R_0 \sim R_n$ のリードの1つに供給されたとき前記結合されたローデコードスイッチ (15) を選択し、前記複数のローデコードスイッチ (15) の各々はさらに第1のコンタクトの内の少なくとも4つのロー (14) に結合されており、この場合nは0より大きな任意の整数であるもの、

3

少なくともBo, *Bo, Biおよび*Biのローアドレス線を提供する段階であって、この場合Boおよび*Boは相補信号であり、かつBiおよび*Biは相補信号であり各々前記複数のローデコードスイッチ(15)の各々に結合されて前記複数のローデコードスイッチ(15)の各々に結合された前記4つの個々のロー(14)の内のアドレスされた1つを選択するもの、複数のコラムデコードスイッチ(12)を提供する段階であって、該複数のコラムデコードスイッチ(12)の名々は前記CoへCmのHードの内の1つに結合されば

複数のコラムデコードスイッチ(12)を提供する段階であって、該複数のコラムデコードスイッチ(12)の各々は前記Co~Cmのリードの内の1つに結合され活性化信号が前記Co~Cmのリードの1つに供給されたとき前記結合されたコラムデコードスイッチ(12)を選択し、前記複数のコラムデコードスイッチ(12)の各々はさらに第2のコンタクトの少なくとも4つのコラム(13)に結合されており、この場合mはゼロより大きい任意の整数であるもの、

少なくとも A_0 , $*A_0$, A_1 , $*A_1$ のコラムアドレス線を提供する段階であって、 A_0 および* A_0 は相補信号でありかつ A_1 および* A_1 は相補信号であり、各々前記複数のコラムデコードスイッチ (12) の各々に結合されて前記複数のコラムデコードスイッチ (12) の各々に結合された前記4つのコラム (13) の内のアドレスされた1つを選択するもの、そして $R_0 \sim R_n$ のリードの内の1つおよび B_0 , $*B_0$, B_1 および* B_1 のローアドレス線の組合わせを選択しかつ $C_0 \sim C_n$ のリードの1つおよび A_0 , $*A_0$, A_1 , $*A_1$ のコラムアドレス線の組合わせを選択することにより前記マトリクス (11) の特定の発光装置 (70) をアドレスする段階、

を具備することを特徴とする発光装置のマトリクスをア ドレスする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的には、表示 装置に関し、かつより特定的には、表示装置を動作させ るための新規な駆動装置に関する。

【0002】さらに詳細には、この発明は発光デバイスまたは発光装置(LED)アレイに関し、かつより特定的にはLEDアレイとともに集積されたモノリシック駆動装置に関する。

[0003]

【従来の技術】マトリクスアドレシング技術は技術的によく知られておりかつ発光ダイオード表示装置、液晶デバイス(LCD)表示装置、および電界放出装置(FED)表示装置のような種々の形式の表示装置を制御するために使用されてきている。マトリクスアドレシング機構は典型的には発光エレメントまたは画素を数多くの行またはローおよび列またはコラムに編成し、各画素は特定の行および特定の列の交差部に配置される。画素を点灯するためには交差する行および列を作動または活性化

させることにより、点灯されるべき画素を含む閉じられ た電流経路を提供することが必要である。

【0004】複数の画素を備えた行および列を有するLEDマトリクス表示装置をドライブするための回路は、ある数のビット幅を有するメモリを含み、ビットの数は画素の数に等しく、さらに前記回路はマトリクス表示装置に並列に前記数のビットを供給するためのコラム出力を備え前記マトリクス表示装置は該コラム出力に接続され、そして前記回路はさらに前記メモリにかつ前記コラム出力に接続されて前記メモリに記憶されたデータの行全体のビットを選択しかつ該行全体のビットを前記コラム出力に提供するロー選択およびドライバ回路を含んでいる。前記ドライバ回路のためのメモリは例えばこれらに限定されるものではないがROM、PROM、EPROM、EPROM、RAM、その他を含む市場で入手可能な任意の電子メモリである。

【0005】イメージ情報は全般的にデータ入力によってLEDドライバ回路メモリへと供給されかつ前記アドレス入力に供給されるアドレスによって所定のロケーションに記憶される。記憶されたデータはラッチ/コラムドライバによって1度に1行全体がLED表示装置に供給される。前記ローにおける各コラムに対するデータの各ビットがメモリにおいてアクセスされかつラッチ回路に転送される。現在のデータが次にコラムドライバには合きでいるでである。同時にドライブする。同時に、シフトレジスタがクロック部からパルスが受信されるたびごとに新しいローのデータを順次選択しているたびごとに新しいローの画素がロードライバによった新しく選択されたローの画素がロードライバによった作動され、それによってラッチ/コラムドライバによったででは出させる。

【0006】適切なローを活性化し(energize)かつデータを適切なコラムに転送するために2つの手法がある。1つの手法はデコーダを使用し、一方他の手法はシフトレジスタを使用する。デコーダの手法を参照すると、各ローまたはコラムは個々にアドレスされる。アドレスを順次変えるために必要な回路は当業者によく理解されておりかつここでは簡略化のため説明しない。

【0007】前記シフトレジスタはマトリクス表示装置においてはローおよびコラムに対するランダムアクセスは一般に必要とされず、順次アドレスされるのみでよいという事実を利用する。シフトレジスタの手法の利点はそれが新しいローシーケンスを開始するためにクロックパルスを必要とするのみであることである。

【0008】また、LEDマトリクス表示装置は単純なモノクローム構成、モノクロームグレイスケールを使用する表示装置、またはカラーとすることができることも注目すべきである。単純なモノクローム表示装置に対しては、画素がオンまたはオフでよいから、各画素に対し

50

1ビットのデジタル信号が必要とされるのみである。モノクロームグレイスケールを使用する表示装置に対しては、アナログ信号または複数ビットのデジタル信号が必要とされる。例えば、16レベルのグレイスケールは4ビットのデジタル信号を必要とする。フルカラーは一般に画素ごとに少なくとも3つの発光素子を必要とし、基本色または原色(basic colors)(赤、緑および青)の各々に対し1個必要であり、かつ適切な量の各々の色を達成するためにある種のグレイスケール信号システムが必要である。

【0009】一般に、無色の(non-color)形式の表示装置(黒および白)においては、各画素は単一の発光装置を含んでおり、該発光装置は完全にオン(fullon分とでは、のでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないでは、ないではないでは、ないではないでは、ではないでは、ではないでは、ではないでは、ではないでは、ではないではない。といいながら、アナログドライバは一般に各画素に正確なアナログ電圧を伝達することができなければならない。しかしながら、アナログドライバ(発光装置の各ローに対し1個)がなければならないため、表示装置のコストの主要部分を占める。

【0010】さらに、フルカラー表示装置においては、各画素は少なくとも3つの発光装置を含み、それらの各々は異なる色(例えば、赤色、緑色および青色)を生成しかつそれらの各々は完全にオンと完全にオフとの間のその特定の色の範囲を達成するために(一般に1度に1つのローが)ある範囲の値でドライブされなければならない。従って、フルカラー表示装置は3倍多くのアナログドライバを含み、これは表示装置の製造コストを少なくとも3倍にする。また、付加的なアナログドライバは付加的なスペースおよび電力を必要とし、これは、ページャ、セルラおよび通常の電話、無線機、データバンク、その他のような、携帯用電子装置においては問題となる可能性がある。

[0011]

【発明が解決しようとする課題】上に述べたように、LEDマトリクスのコラムおよびローはそれぞれ個々のコラムまたはローに対しドライバを必要としコラムドライバに対しては付加的なラッチ回路を必要とする。この構造は多数のI/O端子カウント数に大きく依存しかつ回路は負担が耐えがたいものとなりかつ超小型化の妨げとなる。

【0012】多数の発光素子または画素を備えた表示装置を携帯用の用途に適合させる上での他の主たる問題は電力消費の点である。これは表示装置内の発光素子ならびにドライブ用電子回路に対する心配ごとである。典型的なマトリクスアドレス可能な表示装置においては、データは直列的に入力されかつ発光素子をドライブする回

6

路へとラッチされる。典型的には1つのロー(またはコラム)は表示装置が走査されるたびごとにほんの少しの部分の時間のみ点灯される。高い走査レートおよび関与する多数の画素のため、データをメモリ内へかつメモリ外へシフトする上で高いクロックレートが関与する。必要とされる高い走査レートおよび高いクロックレートは過剰な動的電力消費を生じる結果となる。

【0013】各々1つまたはそれ以上の発光装置を含む 画素の2次元アレイまたはマトリクスを使用する表示装 置は電子装置の分野においてかつ特に携帯用電子装置お よび通信装置において非常に普及しており、それは多量 のデータおよび画像が非常に迅速にかつ事実上任意のロ ケーションに送信できるからである。これらのマトリク スに伴う1つの問題は該マトリクスの発光装置の各ロー (またはコラム)がビデオまたはデータドライバによっ て別個にアドレスされかつドライブされなければならな いことである。

【0014】従って、より簡単なかつより少ないデータドライバを備えかつより少ない I/O端子を備えた表示装置、かつ特にカラー表示装置、を製造できることが有利であろう。

【0015】本発明の目的は、デジタルデータドライバを使用した発光装置の新規かつ改善されたドライブが行われるマトリクスを提供することにある。

【0016】本発明の他の目的は、より少ないデータドライバを使用した発光装置の新規かつ改善されたドライブが行われるマトリクスを提供することにある。

【0017】本発明のさらに他の目的は、同等の従来技術の表示装置よりも実質的により少ない電力を使用するマトリクス表示装置およびドライバ回路を提供することにある。

【0018】本発明のさらに他の目的は、LEDのモノリシックマトリクスのデコードスイッチにおける改善を可能にすることにある。

【0019】本発明のさらに他の目的は、より低価格であり、より小型であり、かつより製造が容易なLED表示装置を提供することにある。

【0020】本発明のさらに他の目的は、モノリシック 集積アレイ中にコラムおよびロー選択のためのデコード スイッチを集積するLED表示装置を提供することにあ る。

【0021】本発明のさらに他の目的は、LEDマトリクスにおけるコラムおよびロー選択のための低減された I/O端子カウント数を備えたLED表示装置を提供することにある。

[0022]

【課題を解決するための手段】簡単に言えば、本発明の 好ましい実施形態にしたがって本発明の所望の目的を達 成するため、複数の行またローの第1のコンタクトおよ び列またはコラムの第2のコンタクトに編成された複数

の発光装置を含むマトリクスが提供される。ロー/コラムデコードスイッチは各々ある数の個々のロー/コラムにかつある数のロー/コラムアドレス線に結合されて前記数の個々のロー/コラムの内のアドレスされた1つを選択し、かつ個々のロー/コラムデータリードに結合されてロー/コラムデコードスイッチを選択する。

【0023】好ましい実施形態では、前記マトリクスおよびローおよびコラムスイッチは共通の基板上に集積される。また、プログラム可能な電源が前記コラムデータリードによって前記コラムデコードスイッチに結合され 10かつプログラム可能な電流シンク(current sink)がローデータリードによって前記ローデコードスイッチに結合される。

[0024]

【発明の実施の形態】本発明の前述のおよびさらに他のかつより特定的な目的および利点は添付の図面と共に以下の好ましい実施形態の詳細な説明から当業者が容易に理解するであろう。

【0025】次に図面に移ると、同じ参照文字はいくつかの図にわたり対応する要素を示している。まず図1を参照すると、発光装置(light emitting device:LED)アレイの集積回路10が示されている。集積回路10は240×144の画素と称される要素を含んでおり、各画素は独自のコラムまたは列およびローまたは行の電気的接続を有している。もちろん、集積回路10はこの説明の目的のために使用されるものでありかつ実際に多様なアレイをかつ特に異なる数のコラムおよびローおよび/または異なる形式の装置を含むことができる。

【0026】本発明のこの実施形態に示されるように、 複数のコラムデコーダスイッチ12は60のコラム信 号、Co~Cs9、を構成している。入力信号Co~C 59はデータ信号として示されており、かつ2対の相補 入力信号Ao, *Ao, A1および*A1はアドレス信 号として示されている。各コラムデコーダスイッチ1.2 は入力信号Ao, *Ao, A1および*A1を有し、か つС0~С59の内の1つがそこに印加されるものとし て示されている。ここでは2つの信号およびそれらの相 補信号のみが使用されており、それは一般に単一の回路 が各信号およびその相補信号を発生することができるか らであり、その結果さらなる回路およびチップ面積の節 約が得られる。4つの個々の(すなわち、分離したかつ 別個の) アレイ11のコラム13が各々のコラムデコー ドスイッチ12に結合され、それによって複数のコラム デコードスイッチ12が合計240個のアレイ11のコ ラム13に対し60×4をアドレスできることになる。 コラムデコードスイッチ12はデコードスイッチとモノ リシックに集積されたLEDアレイと共に使用するよう 提案され同時にチップのI/Oカウント数を低減する。 コラム走査のために使用されるすべてのコラムデコード 50

スイッチはそれらに結合された共通のアドレス線Ao,*Ao, A1および*A1を有する。その結果、提案されたコラムデコードスイッチ12はコラムに関連するI/Oカウント数において大幅な低減を可能にする。コラム回路13をドライブするための低減された数の要素によって提供される改善は、特に、I/O端子の数およびアレイの電力消費の低減を含む。なお、ここで記号*は信号またはデータなどの論理的反転または補状態を示すものとし、図面中の上線に対応する。

【0027】アレイ11のコラム13をアドレスする手段は概略的に次のようになる。

くコラム選択> $C_0=1$ にかつ C_1 ~ C_5 9をゼロにセットし、それによってコラム0, 2, 4または6を選択し、そして A_0 , $*A_0$, A_1 または $*A_1$ の異なる対に対しハイ信号を提供することにより(例えば、 A_0 , A_1 ; A_1 ; A

【0028】今や、このシーケンスはデータ入力、C0~C59、の活性化またはアクティベイションおよび、アドレス線A0、*A0、A1および*A1の活性化により4つの個別のコラム13の選択のために維持することができることが明らかであろう。コラムデコードスイッチ12は順次的な走査手段を提供する特性を有し前記低減された数のチップI/Oカウント数からアレイの電力消費をも低減する。

【0029】図1にはまた複数のローデコーダスイッチ 15が示されており、各々それらに結合された複数の入力データ線Ro~R35の個々のデータ線を備えている(この実施形態では合計36のローデコーダスイッチ15が示されている)。アレイ11の4つの個々の(すなわち、分離したかつ別個の)ロー14が各々のローデコーダスイッチ15に結合されている。各々のローデコーダスイッチ15はそこに結合された個々のデータ信号Ro~R35によってかつローアドレスラインBo,*Bo,B1および*B1によって作動または活性化される。

【0030】アレイ11のロー14をアドレスする手段は概略的に次のとおりである。

<ロー選択>Ro=1にかつR1~R35をゼロにセットし、それによってロー0,2,4 または6が選択され、かつBo,*Bo,B1または*B1の異なる対 (例えば、Bo,B1;Bo,*B1;*Bo,B1; または*Bo,*B1)にハイ信号を提供することによ

示されている。

30は図2の説明の際に参照する。真理値表30は各アドレス線 A_0 , * A_0 , A_1 , * A_1 の信号レベルを示しており、これらはプログラマブル電源によって提供されるハイのデータ信号 C_n によって選択されたコラムデコーダスイッチ 12_n と共に"1"または"0"として

10

り特定のI=0, I=0, I

【0034】真理値表30を参照すると、Aoおよび* Aoは相補信号でありかつA1および*A1は相補信号 であり、従って該対の内の一方が論理ハイである場合は 他方は論理ローのレベルである。なお、本明細書では論 理的反転または補数を示すいわゆる上線の代わりに記号 *を使用している。第1のロー31はコラム回路16の 選択のために必要な論理信号を示しており、データ線C nは論理ハイのレベルにあり、AoおよびAiは論理ロ -のレベルかつ*Aoおよび*A1は論理ハイのレベル にあることに注意を要する。次に真理値表30の第2の ロー32を参照すると、コラム回路17の選択のために 必要な論理信号を示しており、入力Cnは依然として論 理ハイのレベルにあり、Aoおよび*A1は論理ローの レベルでありかつ*AoおよびA1は論理ハイのレベル である。真理値表30の第3のロー33では、コラム回 路18の選択のために必要な論理信号が示されており、 入力Cnは依然として論理ハイのレベルにあり、Aoお よび*A1は論理ハイのレベルでありかつ*A0および A1は論理ローのレベルである。最後に、真理値表30 の第4のロー34においては、コラム回路19の選択に 必要な論理信号が示されており、入力Cnは依然として 論理ハイのレベルにあり、AoおよびA1は論理ハイの レベルでありかつ* Ao および* A 1 は論理ローのレベ ルである。従って、関連するデータ線Cnに論理ハイレ ベルの信号を加えることによりいずれのコラムデコーダ スイッチ12を選択することができ、かつアドレス信号 Ao, *Ao, A1および*A1の適切な組み合わせを 使用することにより選択されたデコーダスイッチ12n に結合された任意のコラムが選択できる。

【0031】プログラム可能な電源(図5を参照)はシ リコンドライバ集積回路内に含まれかつ入力としてコラ ムデコード回路12に接続される。また、プログラム可 能な電流シンク(図6を参照)は前記シリコンドライバ 集積回路内に含まれかつロードライバ15からの出力と して接続される。プログラム可能な電源およびプログラ ム可能な電流シンクにより、デコードスイッチ12およ び15のために使用される装置の数が最小化できる。す べてのコラムデコードスイッチ12は共通のアドレス線 を有する。その結果、プログラマブル電源からの入力電 力に依存して1度にn/4 (ここでnはコラムの合計 数) より大きくないコラムデコーダ12によって、コラ ムが順次走査できる。すべてのローデコードスイッチ1 5は共通のアドレス線を有する。その結果、プログラマ ブル電流シンクからの入力電力に依存して1度にm/4 (ここでmはローの合計数) より多くないローデコーダ 14によって、ローは順次走査できる。電力消費はME SFETのリーケージ電流の代りにシリコンドライバ集 **積回路のリーケージ電流によって制限される。その結** 果、電力消費は伝統的なデコードスイッチによってLE Dアレイ11から得られるものよりもずっと低い。本発 明はこれによってアレイ11の各画素のLEDをアドレ スするのに必要なI/O端子の数を低減しかつLED集 積回路10の電力消費を大幅に低減する。

【0035】図4は、前記真理値表30のコラム選択と同様の、ローデコーダスイッチ15nに対する選択論理の真理値表40を示す。特定のローデコーダスイッチ15nが論理ハイレベルの信号を関連するデータ入力Rnに供給することにより選択される。選択されたローデコーダスイッチ15n内で、4つのローの内の1つの選択はアドレス線Bo,*Bo,B1および*B1によって行われる。出力Roはプログラマブル電流シンクに電気的に接続されかつ、接続されたとき、回路論理において"1"で示される。真理値表40において"1"によって示される、ハイレベルにあるアドレス信号入力により、アドレス線からの入力の変化はデコーダスイッチ15nに結合されたローの内のどれが活性化されるかを決定する。図3の真理値表30に関して説明したように、真理値表40の4つのロー41~44は

【0032】同じ基板上にLEDアレイ11と共に低電力コラムデコードスイッチ12およびローデコードスイッチ15をモノリシック集積することにより、電力消費の大幅な低減が可能になる。例えば、伝統的なデコーダでは、上に述べた240×144のLEDアレイ11に対する電力消費は、本発明のLED集積回路10の36ミリワットに比較して、11ワットである。I/O端子 40の、384から104への(この特定の例において)、付加的な低減はデコードスイッチの集積のないLEDアレイに対して大幅な改善を示している。

【0033】次に図2に移ると、単一のコラムデコーダスイッチ12nがブロック図形式で示されている。デコーダスイッチ12nは適切なアドレス信号に応じてLEDアレイ11のコラム0~コラム3の内の1つに信号を出力するよう接続された複数のコラムデコーダ回路16,17,18および19を含んでいる。この図に関連して図3に示された真理値表30があり、この真理値表50

前記特定のデコーダスイッチ15_nに関連するアレイ10の4つのローの選択のために必要な論理を示す。

【0036】次に図5に移ると、デコーダスイッチ12 の1つのコラム回路50が概略的に示されている。すぐ 後により詳細に説明するように、各コラムデコーダスイ ッチ12は4つのコラム回路50を含んでいる。コラム 回路50はプログラマブル電源54とアレイ11の特定 のコラムとの間に直列に接続された2つの電界効果トラ ンジスタ (FET) 52および53を含む。この特定の 実施形態では、プログラマブル電源54はデータ信号C 』として選択されたコラムデコーダスイッチ12の入力 に接続される。この特定のコラム回路においては、アド レス線AoはFET52のゲートに接続されている。F ET52は、プログラマブル電源54によって提供され る、5ボルトの電位を、論理ハイレベルがアドレス線A oに存在する場合に、第2のFET53に結合する。F ET52はアドレス信号Aoがローの論理レベルである 場合はFET53に5ポルトの電位を結合しない。

【0037】アドレス線A1は、該アドレス線A1と直列に接続された、2つのレベルシフトダイオード55および56を介してFET53のゲートに接続されている。レベルシフトダイオード55および56はFET53のゲートードレインダイオードが順方向バイアスを与える。MESFET回路と共に、レベルシフトダイオード55および56が使用されてMESFETのゲートが順方向バイアスにドライブされるのを防止する。図示のごとく、電界効果トランジスタ53はアドレス線A1がハイレベルにある場合に導通しかつFET52からの5ボルトの電位を、端子57として示された、アレイ11の関連するコラムに結合する。アドレス線A1上のローの論理レベルはFET28が導通するのを妨げる。

【0038】図6を参照すると、ロー回路60が概略的 に示されており、該回路が4個で完全なローデコードス イッチを構成する。ロー回路60はアレイ11の関連す るローと、前に述べたプログラマブル電源シンクであ る、電流シンク64との間に直列に接続された2つのF ET62および63を含む。この特定の実施形態では、 プログラマブル電源シンク64はデータ信号Rェとして 選択されたローデコーダスイッチ15の入力に結合され ている。FET62はアドレス線Boが論理ハイレベル の信号をゲートに印加したときアレイ11の関連するロ ーをFET63に結合する。アドレス線B1は電流シン ク64への電気回路を完成させるためにFET63を作 動させまたは活性化するため論理ハイレベルになければ ならない。電流シンク64はデータ線Rn(図6では端 子として示されている) に印加される論理ハイレベルの 信号としてFET63に電気的に結合される。電流シン ク64はロー回路60を通って電流が流れることができ るように電気的に接続されなければならない。アレイ1

1の関連するローから電流シンク64への導電性は電気回路を完成させ(少なくとも1つのコラム回路50が活性化されていると仮定して)、これは特定的にアドレスされたLEDを発光させる。

【0039】次に図7を参照すると、LEDアレイ集積 回路10が、その一部を除去して、概略的に示されてい る。集積回路10はLEDマトリクスアレイ11に複数 のLEDを含む。一例として、特定のLED70の一方 の端子が、観察の都合上破線に囲まれた、第1のコラム デコーダスイッチ12の(図5に個別に図示された)第 1のコラム回路50に電気的に接続されている。LED 70の第2の端子は、観察の都合上破線で囲まれた、ロ ーデコーダスイッチ15における(図6に個別に図示さ れた) 第1のロー回路60に接続され、これはLEDア レイ11の複数のコラムおよびローを活性化するために 使用される複数のコラムデコーダスイッチおよび複数の ローデコーダスイッチの内の単一のものを例示してい る。この図は図2の4つのLEDの回路構成を示してお り、1つのコラムデコーダスイッチがプログラマブル電 源54をアドレスされたコラムに接続することにより4 つのコラムを活性化させ、対応するローデコーダスイッ チ15がアドレスされたローを4つのローデコーダスイ ッチ15から電流シンク62へと電気的に接続すること により回路を完成させる。コラム回路50は(ブロック 72として示された)プログラマブル電源54内の回路 またはスイッチにより、あるいは別の方法でプログラマ ブル電源54への回路を完成させることによりデータ線 Co上のプログラマブル電源54に接続される。同様 に、ロー回路60は(ブロック74として示された)プ ログラマブル電流シンク64内の回路またはスイッチに より、あるいは他の方法で電流シンク64への回路を完 成させることにより、データ線Ro上のプログラマブル 電流シンク64へ接続される。

【0040】任意の所定の時間に供給される電力量としてプログラム可能である他に、プログラマブル電源54 およびプログラマブル電流シンク64はまたはデータ線 $C_0 \sim C_58$ 上の入力信号の所定のプログラムを通してかつデータ線 $R_0 \sim R_35$ 上の入力信号の所定のプログラムを通して自動的に順序付ける(sequence)ようプログラムすることもできる。

【0041】図8には、同じ基板上への低電力デコードスイッチ82(単一のFETとして示されている)およびLEDアレイ83(単一のLEDとして示されている)のモノリシック集積を備えたエピタキシャルまたはエピ構造(epi-structure)80が示されている。LEDアレイ83は半絶縁(semi-insulated)ガリウムひ素(gallium arsenide)基板84上に順次形成された複数のドーピングされたおよびドーピングされていないエピタキシャル層を含む。図示のごとく、前記エピタキシャル層はn

+-GaAs層85、n-InGaP層86、n-Al InP層87、ドーピングされていないAIGaInP 層88、ドーピングされていないAIInP層89、p -AlInP層90、ほぼ200オングストロームの厚 さのp-InGaP層91、そしてほぼ500オングス トロームの厚さのドーピングされていないGaAs層9 2を含み対応するスイッチ82と共に集積されたLED アレイ83を形成する。また、画素のアイソレーション のために設けられる注入 (implant) 94、各画 素の下側端子への電気的接続のための注入95、および ローアイソレーションのための注入96も示されてい る。コンタクト97および98によってアレイ83にお ける各LEDへのメタライズ接続が提供されている。ス イッチ82は装置アイソレーション注入100、ソース およびドレイン接続注入102および104、およびソ ース、ゲートおよびドレイン端子のためのそれぞれのメ タライズドコンタクト112, 113, および114を 含んでいる。この種のアレイに関する付加的な情報は1 995年9月26日に発行され、かつ本願と同じ譲受人 に譲渡された「注入LEDアレイを製造する方法(Me thod of Fabrication of Im planted LED Array)」と題する米国 特許第5, 453, 386号に見ることができる。ま た、集積技術に対しては、1996年1月9日に発行さ れ、かつ本件出願と同じ譲受人に譲渡された「ダイオー ドデコーダを備えた電気-光学的集積回路 (Elect ro-OpticIntegrated Circui t With Diode Decoder)」と題す

【0042】修正されたエピ構造120が図9に示され 30 ており、該構造は同じ基板上にモノリシック集積回路と してLEDアレイ130と共に集積されたデコードスイ ッチ122を含んでいる。LEDアレイ130は図8の LEDアレイ83と同様のものである。デコードスイッ チ122は図8のスイッチ82と同様のものであるが、 例外として、装置の製造の間に、LEDアレイ130か らFET122へ、付加的なエピタキシャル層をLED アレイ130に加えることによって製造され、従ってp ドーパントの外方拡散(outdiffusion)の 問題がより少なくなっている。

る米国特許第5,483,085号を参照されたい。

[0043]

【発明の効果】従って、より簡単なかつより少ないデー タドライバを備えたかつより少ない I / O端子を備えた 表示装置かつ特にカラー表示装置の製造方法が開示され た。また、デジタルデータドライバを使用した新規なか つ改善された発光装置のドライブマトリクスかつ、特 に、より少ないデータドライバを使用する発光装置のマ トリクスも開示された。さらに、従来技術の等価な表示 装置よりも実質的に少ない電力を使用しかつ低価格であ り、小型であり、かつ製造するのがより容易なマトリク 14

ス表示装置およびドライバ回路が開示されている。本発 明はLEDマトリクスにおけるコラムおよびロー選択の ために実質的に低減されたI/O端子を備えたモノリシ ック集積アレイにコラムおよびロー選択のためのデコー ドスイッチを集積するLED表示装置を提供する。もち ろん、LED表示装置はコラムまたはローデコードスイ ッチのアセンブリの内の1つのみが設けられかつローま たはコラム(これらはもちろん相互交換可能である)デ コードスイッチのアセンブリの他方のものを通常のハー ドワイヤ接続、何らかの形式のデコード、シフトレジス タ、その他で置き換えることもできる。

【0044】プログラマブル電源およびプログラマブル 電流シンクにより、デコードスイッチのために使用され る装置の数が最小化できる。MESFETのリーケージ 電流の代わりにドライバのリーケージ電流によって電力 消費が制限される。その結果、電力消費はプログラマブ ル電源またはプログラマブル電流シンクのないアレイか ら得られるものよりもずっと低くなる。

【0045】すべてのコラムデコードスイッチは共通の アドレス線を有している。その結果、コラムは順次走査 できあるいはドライバからの入力電源に応じて1度にn /4として走査できこの場合 n はコラムの数である。す べてのローデコードスイッチは共通のアドレス線を有し ている。その結果、ローは順次走査することができある いはプログラマブル電流シンクの状態に応じて1度にm /4として走査できこの場合mはローの数である。ME SFETのゲートが順方向バイアスにドライブされるの を防止するために使用されるレベルシフトダイオードは CMOSドライバに配置され、デコードスイッチの順次 的な走査を可能にする。

【0046】本発明はLED画素をアクティベイトまた は活性化するためのI/O端子の数を低減しかつLED 集積回路の電力消費を大幅に低減する。同じ基板上にL EDアレイと共に低電力デコードスイッチをモノリシッ ク集積することにより、電力の大幅な低減が得られる。 例えば、伝統的なデコーダでは、240×144のLE Dアレイに対して消費される電力は本発明のデコーダス イッチLEDアレイに対する36ミリワットと比較して 11ワットである。 I/O端子の、384から104へ の、付加的な低減はデコードスイッチの集積のないアレ イに対し大幅な改善となる。

【0047】説明の目的で本明細書で選択された実施形 態に対し種々の修正および変更を行うことができること は当業者に明らかであろう。例えば、前記集積回路は任 意の都合のよい半導体材料系であるいは任意の都合のよ い有機系で形成できる。また、前記LEDアレイおよび スイッチは上に述べた機能を達成しながら種々の方法で 形成できる。さらに、種々の異なる発光装置を使用する ことができかつ種々の幾らか変更されたおよび/または 相互交換された工程で製造できる。

【0048】以上の説明は実例によってのみ与えられている。当業者には添付の特許請求の範囲で規定される本発明の範囲から離れることなく他の修正および変更をなすことができる。

15

【0049】本発明およびその好ましい実施形態について当業者が理解しかつ実施できるように明瞭かつ簡潔な用語で完全に説明しかつ開示されている。本発明の範囲は特許請求の範囲に示されるとおりである。

【図面の簡単な説明】

【図1】本発明に係わるドライブ回路を備えたモノリシ 10 ック発光装置 (LED) アレイを示す単純化したブロック図である。

【図2】複数のLEDアレイコラムデコードスイッチを 示す単純化したブロック図である。

【図3】図2に示されるLEDアレイコラムデコードスイッチのための真理値表を示す説明図である。

【図4】LEDアレイローデコードスイッチに対する真理値表を示す説明図である。

【図5】図2にブロック形式で示された複数のコラムデ コードスイッチの内の単一のコラムデコードスイッチ回 20 路を示す回路図である。

【図6】LEDアレイローデコードスイッチ回路を示す 回路図である。

【図7】図1のドライブ回路を備えたモノリシック発光 装置(LED)アレイを示す回路図である。 【図8】 コラムまたはローデコードスイッチのためのエピ構造の一実施形態を示す単純化した断面図である。

16

【図9】 コラムまたはローデコードスイッチのためのエピ構造の他の実施形態を示す単純化した断面図である。

【符号の説明】

10 発光装置 (LED) アレイ集積回路

11 アレイ

12 コラムデコーダスイッチ

13 コラムまたはコラム回路・・

10 14 🗆 –

15 ローデコーダスイッチ

16, 17, 18, 19 コラムデコーダ回路

50 コラム回路

52, 53 FET

54 プログラマブル電源

55.56 レベルシフトダイオード

5 7 端子

60 ロー回路

62, 63 FET

20 64 プログラマブル電流シンク

Co, C1, …, C59 コラム信号


Ao, *Ao, A1, *A1 アドレス信号

Bo, *Bo, B1, *B1 ローアドレス線

Ro, R1, …, R35 入力データ線

【図5】 【図1】 CN 55 56 <u>15</u> <u>15</u> <u>50</u> <u>15</u> R32-<u>15</u> -R33 15 11 -R35 <u>10</u> C58 C58

【図2】




【図3】

CN	Ao _.	Āō	A1 .	Āī	選択コラム] .
1	0	1	0	1	0	-31
1	0	. 1	1	0	1	-32
• 1	1	. 0	0	1	2	-33
1	1	0	1	0	3	-34

<u>30</u>

【図6】



1

【図4】

<u>12</u>

0


B10 62 81 0 63 RN 日 0 64 電流 シンク

<u>40</u>

1


0

【図7】



【図8】





フロントページの続き

(72)発明者 フィル・ライト アメリカ合衆国アリゾナ州85260、スコッ ツデイル、イースト・ユッカ・ストリート 9528 (72) 発明者 エリック・ディー・ジョセフ アメリカ合衆国アリゾナ州85226、チャン ドラー、ウエスト・リンダ・レーン 5332

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.